Digital Logic Design Using Verilog: Coding and RTL Synthesis - Vaibbhav Taraate - 書籍 - Springer, India, Private Ltd - 9788132227892 - 2016年5月21日
カバー画像とタイトルが一致しない場合、正しいのはタイトルです

Vaibbhav Taraate
Digital Logic Design Using Verilog: Coding and RTL Synthesis 1st ed. 2016 edition

価格
SFr. 151,99
税抜

遠隔倉庫からの取り寄せ

発送予定日 年12月16日 - 年12月26日
クリスマスプレゼントは1月31日まで返品可能です

お客様の声：

EU消費者保護法に基づく14日間の返品ポリシー
Trustpilotで高評価
iMusicのウィッシュリストに追加

他の形態でも入手可能：

This book is designed to serve as a hands-on professional reference with additional utility as a textbook for upper undergraduate and some graduate courses in digital logic design. The book also describes advanced RTL design concepts such as low-power design, multiple clock-domain design, and SOC-based design.

402 pages, 41 black & white illustrations, 226 colour illustrations, 15 colour tables, biography

メディア 書籍     Hardcover Book   (ハードカバー付きの本)
リリース済み 2016年5月21日
ISBN13 9788132227892
出版社 Springer, India, Private Ltd
ページ数 416
寸法 150 × 220 × 20 mm   ·   988 g
すべて表示

Vaibbhav Taraateの他の作品を見る

Vaibbhav Taraateのすべてを見る ( 例： Paperback Book および Hardcover Book )