Digital Logic Design Using Verilog: Coding and RTL Synthesis - Vaibbhav Taraate - 書籍 - Springer, India, Private Ltd - 9788132238386 - 2018年5月27日
カバー画像とタイトルが一致しない場合、正しいのはタイトルです

Vaibbhav Taraate
Digital Logic Design Using Verilog: Coding and RTL Synthesis Softcover reprint of the original 1st ed. 2016 edition

商品が入荷したらメールで通知を受け取る
プロフィールはありますか？ ログイン
Vaibbhav Taraate の新しいリリースのお知らせを受け取る

お客様の声：

EU消費者保護法に基づく14日間の返品ポリシー
Trustpilotで高評価
iMusicのウィッシュリストに追加

まだ評価がありません

This book is designed to serve as a hands-on professional reference with additional utility as a textbook for upper undergraduate and some graduate courses in digital logic design. The book also describes advanced RTL design concepts such as low-power design, multiple clock-domain design, and SOC-based design.

416 pages, 15 Tables, color; 226 Illustrations, color; 41 Illustrations, black and white; XXIII, 416

メディア 書籍     Paperback Book   (ソフトカバーで背表紙を接着した本)
リリース済み 2018年5月27日
ISBN13 9788132238386
出版社 Springer, India, Private Ltd
ページ数 416
寸法 150 × 220 × 10 mm   ·   743 g

Vaibbhav Taraateの他の作品を見る

すべて表示

同じ出版社からのその他の記事

Vaibbhav Taraateのすべてを見る ( 例： Paperback Book および Hardcover Book )