SystemVerilog for Hardware Description: RTL Design and Verification - Vaibbhav Taraate - 書籍 - Springer Verlag, Singapore - 9789811544071 - 2021年6月11日
カバー画像とタイトルが一致しない場合、正しいのはタイトルです

Vaibbhav Taraate
SystemVerilog for Hardware Description: RTL Design and Verification 2020 edition

価格
¥ 13.496
税抜

遠隔倉庫からの取り寄せ

発送予定日 年9月22日 - 年10月2日
Vaibbhav Taraate の新しいリリースのお知らせを受け取る

お客様の声：

EU消費者保護法に基づく14日間の返品ポリシー
Trustpilotで高評価
iMusicのウィッシュリストに追加

まだ評価がありません

他の形態でも入手可能：

This book introduces the reader to FPGA based design for RTL synthesis. The book builds the story from basic fundamentals of FPGA based designs to advance RTL design and verification concepts using SystemVerilog.

252 pages, 95 Illustrations, color; 9 Illustrations, black and white; XXI, 252 p. 104 illus., 95 ill

メディア 書籍     Paperback Book   (ソフトカバーで背表紙を接着した本)
リリース済み 2021年6月11日
ISBN13 9789811544071
出版社 Springer Verlag, Singapore
ページ数 252
寸法 233 × 156 × 18 mm   ·   422 g

Vaibbhav Taraateの他の作品を見る

すべて表示

同じ出版社からのその他の記事

Vaibbhav Taraateのすべてを見る