ASIC Design and Synthesis: RTL Design Using Verilog - Vaibbhav Taraate - 書籍 - Springer Verlag, Singapore - 9789813346444 - 2022年1月8日
カバー画像とタイトルが一致しない場合、正しいのはタイトルです

Vaibbhav Taraate
ASIC Design and Synthesis: RTL Design Using Verilog 2021 edition

価格
¥ 22.297
税抜

遠隔倉庫からの取り寄せ

発送予定日 年10月19日 - 年10月29日
Vaibbhav Taraate の新しいリリースのお知らせを受け取る

お客様の声：

EU消費者保護法に基づく14日間の返品ポリシー
Trustpilotで高評価
iMusicのウィッシュリストに追加

まだ評価がありません

他の形態でも入手可能：

This book describes simple to complex ASIC design practical scenarios using Verilog. It also covers architecture design strategies, multiple clock domain designs, low-power design techniques, DFT, pre-layout STA and the overall ASIC design flow with case studies.

330 pages, 184 Illustrations, color; 127 Illustrations, black and white; XXI, 330 p. 311 illus., 184

メディア 書籍     Paperback Book   (ソフトカバーで背表紙を接着した本)
リリース済み 2022年1月8日
ISBN13 9789813346444
出版社 Springer Verlag, Singapore
ページ数 330
寸法 150 × 220 × 10 mm   ·   494 g

Vaibbhav Taraateの他の作品を見る

すべて表示

同じ出版社からのその他の記事

Vaibbhav Taraateのすべてを見る