Digital Logic Design Using Verilog: Coding and RTL Synthesis - Vaibbhav Taraate - 書籍 - Springer Verlag, Singapore - 9789811632013 - 2022年11月2日
カバー画像とタイトルが一致しない場合、正しいのはタイトルです

Vaibbhav Taraate
Digital Logic Design Using Verilog: Coding and RTL Synthesis Second Edition 2022 edition

商品が入荷したらメールで通知を受け取る
プロフィールはありますか？ ログイン
Vaibbhav Taraate の新しいリリースのお知らせを受け取る

お客様の声：

EU消費者保護法に基づく14日間の返品ポリシー
Trustpilotで高評価
iMusicのウィッシュリストに追加

まだ評価がありません

This second edition focuses on the thought process of digital design and implementation in the context of VLSI and system design. The book also covers the logic synthesis, low power, multiple clock domain design concepts and design performance improvement techniques.

604 pages, 529 Illustrations, color; 123 Illustrations, black and white; XXV, 604 p. 652 illus., 529

メディア 書籍     Paperback Book   (ソフトカバーで背表紙を接着した本)
リリース済み 2022年11月2日
ISBN13 9789811632013
出版社 Springer Verlag, Singapore
ページ数 604
寸法 150 × 220 × 10 mm   ·   955 g

Vaibbhav Taraateの他の作品を見る

すべて表示

同じ出版社からのその他の記事

Vaibbhav Taraateのすべてを見る ( 例： Paperback Book および Hardcover Book )