ASIC Design and Synthesis: RTL Design Using Verilog - Vaibbhav Taraate - 書籍 - Springer Verlag, Singapore - 9789813346413 - 2021年1月7日
カバー画像とタイトルが一致しない場合、正しいのはタイトルです

Vaibbhav Taraate
ASIC Design and Synthesis: RTL Design Using Verilog 2021 edition

価格
R 3.512
税抜

遠隔倉庫からの取り寄せ

発送予定日 年12月18日 - 年12月30日
クリスマスプレゼントは1月31日まで返品可能です

お客様の声：

EU消費者保護法に基づく14日間の返品ポリシー
Trustpilotで高評価
iMusicのウィッシュリストに追加

他の形態でも入手可能：

This book describes simple to complex ASIC design practical scenarios using Verilog. It also covers architecture design strategies, multiple clock domain designs, low-power design techniques, DFT, pre-layout STA and the overall ASIC design flow with case studies.

330 pages, 184 Illustrations, color; 127 Illustrations, black and white; XXI, 330 p. 311 illus., 184

メディア 書籍     Hardcover Book   (ハードカバー付きの本)
リリース済み 2021年1月7日
ISBN13 9789813346413
出版社 Springer Verlag, Singapore
ページ数 330
寸法 150 × 220 × 20 mm   ·   671 g
すべて表示

Vaibbhav Taraateの他の作品を見る

Vaibbhav Taraateのすべてを見る ( 例： Paperback Book および Hardcover Book )