この商品を友人に教える:
SystemVerilog for Hardware Description: RTL Design and Verification Vaibbhav Taraate 2020 edition
価格
NOK 1.159
税抜
遠隔倉庫からの取り寄せ
発送予定日 年12月17日 - 年12月29日
クリスマスプレゼントは1月31日まで返品可能です
iMusicのウィッシュリストに追加
他の形態でも入手可能:
SystemVerilog for Hardware Description: RTL Design and Verification
Vaibbhav Taraate
This book introduces the reader to FPGA based design for RTL synthesis. The book builds the story from basic fundamentals of FPGA based designs to advance RTL design and verification concepts using SystemVerilog.
252 pages, 95 Illustrations, color; 9 Illustrations, black and white; XXI, 252 p. 104 illus., 95 ill
| メディア | 書籍 Hardcover Book (ハードカバー付きの本) |
| リリース済み | 2020年6月11日 |
| ISBN13 | 9789811544040 |
| 出版社 | Springer Verlag, Singapore |
| ページ数 | 252 |
| 寸法 | 150 × 220 × 20 mm · 562 g |