Logic Synthesis and SOC Prototyping: RTL Design using VHDL - Vaibbhav Taraate - 書籍 - Springer Verlag, Singapore - 9789811513169 - 2021年1月30日
カバー画像とタイトルが一致しない場合、正しいのはタイトルです

Vaibbhav Taraate
Logic Synthesis and SOC Prototyping: RTL Design using VHDL 2020 edition

価格
£ 67,99
税抜

遠隔倉庫からの取り寄せ

発送予定日 年12月15日 - 年12月25日
クリスマスプレゼントは1月31日まで返品可能です

お客様の声：

EU消費者保護法に基づく14日間の返品ポリシー
Trustpilotで高評価
iMusicのウィッシュリストに追加

This book describes RTL design, synthesis, and timing closure strategies for SOC blocks. It covers high-level RTL design scenarios and challenges for SOC design. The book covers the Synopsys DC, PT commands, and use of them to constraint and to optimize SOC design.

251 pages, XIX, 251 p.

メディア 書籍     Paperback Book   (ソフトカバーで背表紙を接着した本)
リリース済み 2021年1月30日
ISBN13 9789811513169
出版社 Springer Verlag, Singapore
ページ数 251
寸法 150 × 220 × 10 mm   ·   500 g
すべて表示

Vaibbhav Taraateの他の作品を見る

Vaibbhav Taraateのすべてを見る ( 例： Paperback Book および Hardcover Book )