Verification by Error Modeling: Using Testing Techniques in Hardware Verification - Frontiers in Electronic Testing - Katarzyna Radecka - 書籍 - Springer-Verlag New York Inc. - 9781402076527 - 2003年11月30日
カバー画像とタイトルが一致しない場合、正しいのはタイトルです

Katarzyna Radecka
Verification by Error Modeling: Using Testing Techniques in Hardware Verification - Frontiers in Electronic Testing 2003 edition

価格
¥ 17.046
税抜

遠隔倉庫からの取り寄せ

発送予定日 年6月15日 - 年6月25日

お客様の声：

EU消費者保護法に基づく14日間の返品ポリシー
Trustpilotで高評価
iMusicのウィッシュリストに追加

他の形態でも入手可能：

a

216 pages, biography

メディア 書籍     Hardcover Book   (ハードカバー付きの本)
リリース済み 2003年11月30日
ISBN13 9781402076527
出版社 Springer-Verlag New York Inc.
ページ数 216
寸法 155 × 235 × 14 mm   ·   548 g
言語 英語  

Mere med samme udgiver

Katarzyna Radeckaのすべてを見る ( 例： Hardcover Book および Paperback Book )