Logic Synthesis and Verification Algorithms - Gary D. Hachtel - 書籍 - Springer-Verlag New York Inc. - 9781475770360 - 2013年3月18日
カバー画像とタイトルが一致しない場合、正しいのはタイトルです

Gary D. Hachtel
Logic Synthesis and Verification Algorithms Softcover reprint of the original 1st ed. 1996 edition

価格
¥ 14.220
税抜

遠隔倉庫からの取り寄せ

発送予定日 年8月3日 - 年8月13日
Gary D. Hachtel の新しいリリースのお知らせを受け取る

お客様の声：

EU消費者保護法に基づく14日間の返品ポリシー
Trustpilotで高評価
iMusicのウィッシュリストに追加

まだ評価がありません

Logic Synthesis and Verification Algorithms is a textbook designed for courses on VLSI Logic Synthesis and Verification, Design Automation, CAD and advanced level discrete mathematics. Logic Synthesis and Verification Algorithms is about the theoretical underpinnings of VLSI (Very Large Scale Integrated Circuits).

596 pages, biography

メディア 書籍     Paperback Book   (ソフトカバーで背表紙を接着した本)
リリース済み 2013年3月18日
ISBN13 9781475770360
出版社 Springer-Verlag New York Inc.
ページ数 564
寸法 178 × 254 × 31 mm   ·   1,03 kg
言語 英語  

同じ出版社からのその他の記事

Gary D. Hachtelのすべてを見る ( 例： Paperback Book および Hardcover Book )