Source-Synchronous Networks-On-Chip: Circuit and Architectural Interconnect Modeling - Ayan Mandal - 書籍 - Springer-Verlag New York Inc. - 9781461494041 - 2013年11月14日
カバー画像とタイトルが一致しない場合、正しいのはタイトルです

Ayan Mandal
Source-Synchronous Networks-On-Chip: Circuit and Architectural Interconnect Modeling 2014 edition

価格
¥ 20.072
税抜

遠隔倉庫からの取り寄せ

発送予定日 年8月13日 - 年8月31日
Ayan Mandal の新しいリリースのお知らせを受け取る

お客様の声：

EU消費者保護法に基づく14日間の返品ポリシー
Trustpilotで高評価
iMusicのウィッシュリストに追加

まだ評価がありません

他の形態でも入手可能：

This book describes novel methods for network-on-chip (NoC) design, using source-synchronous high-speed resonant clocks. Using the methods described in this book, readers are enabled to design NoCs that are 5X better than existing approaches in terms of latency and throughput and can also sustain a significantly greater amount of traffic.

160 pages, 85 black & white illustrations, 10 colour illustrations, 21 black & white tables, biograp

メディア 書籍     Hardcover Book   (ハードカバー付きの本)
リリース済み 2013年11月14日
ISBN13 9781461494041
出版社 Springer-Verlag New York Inc.
ページ数 143
寸法 155 × 235 × 15 mm   ·   340 g
言語 英語  

同じ出版社からのその他の記事

Ayan Mandalのすべてを見る ( 例： Hardcover Book および Paperback Book )