Verification by Error Modeling: Using Testing Techniques in Hardware Verification - Frontiers in Electronic Testing - Katarzyna Radecka - 書籍 - Springer-Verlag New York Inc. - 9781441954022 - 2010年12月7日
カバー画像とタイトルが一致しない場合、正しいのはタイトルです

Katarzyna Radecka
Verification by Error Modeling: Using Testing Techniques in Hardware Verification - Frontiers in Electronic Testing Softcover reprint of the original 1st ed. 2003 edition

価格
¥ 17.041
税抜

遠隔倉庫からの取り寄せ

発送予定日 年6月11日 - 年6月23日

お客様の声：

EU消費者保護法に基づく14日間の返品ポリシー
Trustpilotで高評価
iMusicのウィッシュリストに追加

他の形態でも入手可能：

Although there are no widely adhered standards for a design flow, most companies have their own established practices, which they follow closely for in-house design processes. In practice, initial phases of preparing a design specification are susceptible to potential errors, as it is very difficult to grasp all the details in a complex design.

216 pages, biography

メディア 書籍     Paperback Book   (ソフトカバーで背表紙を接着した本)
リリース済み 2010年12月7日
ISBN13 9781441954022
出版社 Springer-Verlag New York Inc.
ページ数 216
寸法 155 × 235 × 12 mm   ·   331 g
言語 英語  

Mere med samme udgiver

Katarzyna Radeckaのすべてを見る ( 例： Hardcover Book および Paperback Book )