Logic Synthesis and Verification Algorithms - Gary D. Hachtel - 書籍 - Springer - 9780792397465 - 1996年6月30日
カバー画像とタイトルが一致しない場合、正しいのはタイトルです

Gary D. Hachtel
Logic Synthesis and Verification Algorithms 1996 edition

商品が入荷したらメールで通知を受け取る
プロフィールはありますか？ ログイン
Gary D. Hachtel の新しいリリースのお知らせを受け取る

お客様の声：

EU消費者保護法に基づく14日間の返品ポリシー
Trustpilotで高評価
iMusicのウィッシュリストに追加

まだ評価がありません

他の形態でも入手可能：

Logic Synthesis and Verification Algorithms is a textbook designed for courses on VLSI Logic Synthesis and Verification, Design Automation, CAD and advanced level discrete mathematics. Logic Synthesis and Verification Algorithms is about the theoretical underpinnings of VLSI (Very Large Scale Integrated Circuits).

564 pages, biography

メディア 書籍     Hardcover Book   (ハードカバー付きの本)
リリース済み 1996年6月30日
ISBN13 9780792397465
出版社 Springer
ページ数 564
寸法 178 × 254 × 35 mm   ·   1,41 kg
言語 英語  

同じ出版社からのその他の記事

Gary D. Hachtelのすべてを見る ( 例： Paperback Book および Hardcover Book )