Verilog and SystemVerilog Gotchas: 101 Common Coding Errors and How to Avoid Them - Stuart Sutherland - 書籍 - Springer-Verlag New York Inc. - 9780387717142 - 2007年6月26日
カバー画像とタイトルが一致しない場合、正しいのはタイトルです

Stuart Sutherland
Verilog and SystemVerilog Gotchas: 101 Common Coding Errors and How to Avoid Them 2007 edition

価格
¥ 27.883
税抜

遠隔倉庫からの取り寄せ

発送予定日 年8月12日 - 年8月24日
Stuart Sutherland の新しいリリースのお知らせを受け取る

お客様の声：

EU消費者保護法に基づく14日間の返品ポリシー
Trustpilotで高評価
iMusicのウィッシュリストに追加

まだ評価がありません

他の形態でも入手可能：

This book will help engineers write better Verilog/SystemVerilog design and verification code as well as deliver digital designs to market more quickly. It shows over 100 common coding mistakes that can be made with the Verilog and SystemVerilog languages.

218 pages, 1 black & white tables, biography

メディア 書籍     Hardcover Book   (ハードカバー付きの本)
リリース済み 2007年6月26日
ISBN13 9780387717142
出版社 Springer-Verlag New York Inc.
ページ数 218
寸法 241 × 164 × 22 mm   ·   524 g
言語 英語  

Stuart Sutherlandの他の作品を見る

すべて表示

同じ出版社からのその他の記事

Stuart Sutherlandのすべてを見る ( 例： Paperback Book , Hardcover Book および Book )