Introduction to Logic Synthesis using Verilog HDL - Synthesis Lectures on Digital Circuits & Systems - Robert B. Reese - 書籍 - Springer International Publishing AG - 9783031797422 - 2007年12月31日
カバー画像とタイトルが一致しない場合、正しいのはタイトルです

Robert B. Reese
Introduction to Logic Synthesis using Verilog HDL - Synthesis Lectures on Digital Circuits & Systems

価格
¥ 4.979
税抜

遠隔倉庫からの取り寄せ

発送予定日 年10月7日 - 年10月19日
Robert B. Reese の新しいリリースのお知らせを受け取る

お客様の声：

EU消費者保護法に基づく14日間の返品ポリシー
Trustpilotで高評価
iMusicのウィッシュリストに追加

まだ評価がありません

Introduction to Logic Synthesis Using Verilog HDL explains how to write accurate Verilog descriptions of digital systems that can be synthesized into digital system netlists with desirable characteristics.

メディア 書籍     Paperback Book   (ソフトカバーで背表紙を接着した本)
リリース済み 2007年12月31日
ISBN13 9783031797422
出版社 Springer International Publishing AG
ページ数 75
寸法 234 × 191 × 9 mm   ·   186 g
言語 英語  

同じ出版社からのその他の記事

Robert B. Reeseのすべてを見る