この商品を友人に教える:
Verilog HDL Design Examples Cavanagh, Joseph (Santa Clara University, California, USA) 第1 版
プロフィールはありますか？ ログイン
Cavanagh, Joseph (Santa Clara University, California, USA) の新しいリリースのお知らせを受け取る
iMusicのウィッシュリストに追加
他の形態でも入手可能：
Verilog HDL Design Examples
Cavanagh, Joseph (Santa Clara University, California, USA)
The book presents the Verilog language with a variety of examples to provide a firm foundation in the design of the digital system using Verilog HDL. It places emphasis on the detailed design of various Verilog projects that include the design module, test bench module, and outputs from the simulator illustrating the design's functional operation.
655 pages, 698 Line drawings, black and white; 34 Tables, black and white
| メディア | 書籍 Hardcover Book (ハードカバー付きの本) |
| リリース済み | 2017年10月13日 |
| ISBN13 | 9781138099951 |
| 出版社 | Taylor & Francis Ltd |
| ページ数 | 674 |
| 寸法 | 260 × 184 × 44 mm · 1,40 kg |
| 言語 | 英語 |
